数字前端设计工程师 40-100万

岗位职责： 1、负责开发端侧 AI SOC 芯片级解决方案，基于 ARM cortex A 系列 CPU 和 Vision DSP 的嵌入式 SoC 系统，包括 SOC 总线/时钟/电源架构设计， RTL 的编写和仿真， IP 级和 SoC 级的集成和验证， IP 和 SoC 级 SDC 的编写和检查，DC 综合和 FM 验证，芯片功耗和面积以及性能的优化； 
2、设计和支持 FPGA 和 emulator 的原型验证； 3、支持 DV 验证，芯片 bringup，软件驱动开发人员进行底层驱动开发及操作系统移植。 岗位要求： 1、精通 Verilog 硬件描述语言； 2、有 ARM cortex A 系列 SOC 或者 Vision DSP 或者其他多核 SOC 系统设计经验； 3、熟悉 SOC 总线架构， 时钟架构，电源架构； 4、有功耗，面积，性能优化经验者优先； 5、能够熟练使用各种 EDA 工具，如 VCS，VERDI，Spyglass，DC，Innovas 等； 6、熟悉 SDC，能够根据要求编写 IP 或者 SoC 系统级的 SDC；7、精通 ACE, AXI, AHB 和 APB 总线协议； 8、有 28nm 或者 22nm 及以下 SOC 设计经验者优先； 9、有 3 年以上相关工作经验。 申请者至少有一项以下技能： 1、精通 ARM coretex A 系列 CPU 和 CoreSight 的集成和验证，精通 ARM 汇编，能看懂 tarmac， 具有软硬件协同调试经验； 2、精通 CEVA XM6 的集成验证，了解 CEVA XM6 的底层汇编，有 CEVA DSP 性能优化经验和板级调 试经验； 3、精通 Python/bash/perl 等脚本语言，有利用脚本完成顶层集成的经验。有用脚本基于 pinshare 的 Excel 表格生成 pinshare 设计的经验，熟悉 TSMC IO，有 IO 选型经验。精通 SOC PMU 或者 clock/reset 工作原理，并有相关开发设计经验； 4、有 USB20 OTG 或者 synopsys DDR 集成验证经验和性能优化经验，了解其 PHY 的验证和实现方 案，能够基于 IP 文档完成相关 PHY 的设计方案；5、精通 DC/FM/PT/PTPX 等 flow，精通 UPF 设计。精通 DC 的 timing 优化策略，有 timing 和功耗 优化经验。最好同时具备 SOC 前端设计经验。

上海某视频信号传输芯片公司